

### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Yoshiyuki TANAKA, et al.

SERIAL NUMBER: 10/752,504

GROUP: 2138

FILED: January 8, 2004

EXAMINER: CHUNG, PHUNG M

FOR: SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING OPERATION TEST

CIRCUIT AND OPERATION TEST METHOD THEREOF

## REQUEST FOR PRIORITY ACKNOWLEDGMENT

MAIL STOP ISSUE FEE COMMISSIONER FOR PATENTS P.O. BOX 1450 ALEXANDRIA, VA 22313-1450

SIR:

In the matter of the above-identified application we hereby request acknowledgment of the priority papers filed <u>January 8, 2004</u>, as evidenced by the enclosed copies of the date-stamped filing receipt, the Request for Priority and the first <u>4</u> pages of the Priority Document(s).

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24,913

Joseph Scafetta, Jr.

Registration No. 26,803

Customer Number

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 03/06)



m, El

OSMM&N File No. 247421US2

Dept.: <u>IP-I/JF</u>

By: MJS/scm

Serial No. New Application

In the matter of the Application of: Yoshiyuki TANAKA, et al.

For: SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING OPERATION TEST CIRCUIT AND OPERATION TEST METHOD THEREOF

Due Date: 01/08/04

The following has been received in the U.S. Patent Office on the date stamped hereon:

- 33 pp. Specification 20 Claims/Drawings 9 Sheets and 2 Pages Application Data Sheet
- Utility Patent Application Transmittal
- Request for Priority
- Credit Card Form for \$1,158.00
- Fee Transmittal Form
- Information Disclosure Statement
- Cited References 1
- Statement of Relevancy
- White Advance Serial Number Card

- Priority Doc 1
- Dep. Acct. Order Form

**■** PTO-1449





Docket No. 247421US2

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APP	LICATION OF: Yoshiyuki TANAKA, et al.	GAU:			
SERIAL NO	D: New Application		EXAMINER:		
FILED:	Herewith				
FOR:	SEMICONDUCTOR INTEGRATED CIRCUIT IN OPERATION TEST METHOD THEREOF	ICLUDING OP	ERATION TE	ST CIRCUIT AND	
	REQUEST FOR I	PRIORITY			
	ONER FOR PATENTS RIA, VIRGINIA 22313				
SIR:					
	nefit of the filing date of U.S. Application Serial Numons of 35 U.S.C. §120.	ber , filed	, is clai	med pursuant to the	
☐ Full ber §119(e)	nefit of the filing date(s) of U.S. Provisional Application:  Application No.		pursuant to the Filed	ne provisions of 35 l	J <b>.S.C</b> .
	nts claim any right to priority from any earlier filed a visions of 35 U.S.C. §119, as noted below.	pplications to w	hich they may	be entitled pursuan	t to
In the matte	r of the above-identified application for patent, notice	is hereby given	that the appli	cants claim as priori	ty:
COUNTRY Japan	<u>APPLICATION NUM</u> 2003-901741		MONTH/DA January 8, 200		
Certified co	pies of the corresponding Convention Application(s)			_	
are s	submitted herewith				
□ will	be submitted prior to payment of the Final Fee				
□ were	e filed in prior application Serial No. filed				
Rece	e submitted to the International Bureau in PCT Applic eipt of the certified copies by the International Bureau nowledged as evidenced by the attached PCT/IB/304.		nner under PC	T Rule 17.1(a) has t	een
□ (A)	Application Serial No.(s) were filed in prior applicati	on Serial No.	filed	; and	
□ (B)	Application Serial No.(s)				
. 🗆	are submitted herewith				
	will be submitted prior to payment of the Final Fee				
		Respectfu	lly Submitted.		
			SPIVAK, Mc		

Marvin J. Spivak

Registration No. 24,913

Customer Number

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 1月 8日

出 願 番 号 Application Number:

特願2003-001741

[ST. 10/C]:

[ J P 2 0 0 3 - 0 0 1 7 4 1 ]

相 願 人 Applicant(s):

株式会社東芝

COPY

特許庁長官 Commissioner, Japan Patent Office 2003年 7月18日



【書類名】

特許願

【整理番号】

ASB0280071

【あて先】

特許庁長官殿

【国際特許分類】

G01R 31/28

【発明の名称】

動作テスト回路を含む半導体集積回路、および、その動

作テスト方法

【請求項の数】

8

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

田中 義之

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】

小島 能成

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100083161

【弁理士】

【氏名又は名称】

外川 英明

【電話番号】

(03) 3457-2512

【手数料の表示】

【予納台帳番号】

010261

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

### 【書類名】 明細書

【発明の名称】 動作テスト回路を含む半導体集積回路、および、その動作テスト方法

#### 【特許請求の範囲】

【請求項1】 被テスト回路と、

第1のクロック信号が入力され、位相制御信号に基づいて前記第1のクロック信号の位相を変更し、第2のクロック信号として出力する位相制御回路と、

前記第1あるいは第2のクロック信号のいずれか一方のクロック信号が入力され、この入力されたクロック信号のエッジに同期して動作し、前記被テスト回路へデータの出力を行う第1のフリップフロップと、

前記第1および第2のクロック信号のうち、前記第1のフリップフロップに入力されていない方のクロック信号が入力され、この入力されたクロック信号のエッジに同期して動作し、前記被テスト回路から入力されたデータの出力を行う第2のフリップフロップとを具備することを特徴とする動作テスト回路を含む半導体集積回路。

【請求項2】 位相制御信号により位相制御回路を制御して、第1のクロック信号の位相を変更した第2のクロック信号を生成し、前記第1あるいは第2のクロック信号のいずれか一方のクロック信号を第1のフリップフロップに入力し、かつ、前記第1および第2のクロック信号のうち、前記第1のフリップフロップに入力されていない方のクロック信号を第2のフリップフロップに入力する第1のステップと、

評価用データを被テスト回路に入力する第2のステップと、

前記第1および第2のステップの実行により得られる被テスト回路からの出力データを、前記被テスト回路が正常に動作した際の期待値と比較する第3のステップとを具備し、

前記第3のステップにおいて前記被テスト回路からの出力データが前記期待値と一致する場合、不一致となるまで、前記第1のクロック信号と前記第2のクロック信号との位相差が広がるように、位相制御信号により前記位相制御回路を制御して前記第2のクロック信号の位相を順次変更し、前記第1乃至第3のステップ

ページ: 2/E

【物件名】

要約書 1

【プルーフの要否】

要

